Digital  PLL Design Techniques & FPGA Implementation

For SDR Course - Isfahan University of Technology (IUT) - September 2007 - Mohsen Shakiba

 

 آنچه خواهید دید پژوهشی در ارتباط با نحوه طراحی حلقه های قفل شده فاز ( PLL ) و پیاده سازی آنها ، همچنین به کار گیری آن جهت پیاده سازی گیرنده همبستگی ( Coherence ) با پارامترهای قابل تنظیم است که جهت ارایه به عنوان پروژه نهایی درس Software Radio صورت گرفت .طراحی در VHDL و با هدف پیاده سازی روی FPGA از سری های شرکت Xilinx به انجام رسید . همچنین مدل نرم افزاری گیرنده و نیز رابطی میان طراحی نهایی و محیط MATLAB جهت برخورداری از یک ابزار تست قوی در MATLAB تولید شد که کد کلیه این برنامه ها جهت داونلود موجود است .

در ارتباط با طراحی سخت افزاری ذکر این نکته ضروری است که طراحی اولیه متعلق به Open Cores است که البته به طور کامل بازطراحی ( Redesign ) شده و قابلیت های آن افزایش یافته است . جهت امکان مقایسه نتایج و نیز حفظ حقوق طراحان اولیه پارامترهای طراحی و اجزا یکسان در نظر گرفته شده اند . در مجموع می توان کار حاضر را به جهت ارتقا نتایج کار اولیه و نیز شبیه سازی های نرم افزاری افزوده شده ، کاری کاملتر تلقی کرد .

گفتنی است در ارتباط با بخشهای تحلیلی( مدل خطی PLL و تحلیل مرتیه اول و دوم آن ) نیز منبع اصلی ، کتاب اینترنتی و رایگان  Signal Processing Techniques for Software Radio است که البته نمودارها و نیز تحلیلهای تکمیلی به آن افزوده شده است .

با امید به اینکه مورد استفاده دانشجویان و علاقه مندان به زمینه های طراحی سخت افزاری به ویژه در ارتباط با Reconfigurable Radio قرار گیرد .

                                                                                                                                     محسن شکیبا

                                          Mohsen Shakiba : mshakiba_1360@yahoo.com  

 

تحت نظارت وف بومی